日志列表
-
zou800kx (上海) SPI 接口协议（转载）
发表于 2009-07-06
SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。!AI;EW)jI0 假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。EDA中国门户网站 P/te0~9mAJ"] &nb... ...全文
-
youhui (北京) 优化编译
发表于 2009-07-06
优化编译 采用C优化编译时，为了保护程序的正确性， 在C 中使用 汇编语言时， Asm(“ “); 在c语言中调用 汇编语言； 在c语言中调用 汇编语句，诸如控制中断寄存器或 I/O口之类的硬件操作时，使用优化是比较安全的。 使用 volatile unsigned in... ...全文
标签: 编译
-
youhui (北京) DSP上电复位 过程 与 ccs3.1调试过程解析
发表于 2009-07-06
DSP上电复位 过程 与 ccs3.1调试过程解析 思考问题： ResetCup Restart Gomain 这三步分别去了三个程序段落。 ...全文
-
youhui (北京) DSP上电复位 过程 与 ccs3.1调试过程解析
发表于 2009-07-06
DSP上电复位 过程 与 ccs3.1调试过程解析 思考问题： ResetCup Restart Gomain 这三步分别去了三个程序段落。 ...全文
-
youhui (北京) 电源引起的DSP复位
发表于 2009-07-06
电源引起的DSP复位 Error 0x80000002/-1147 Fatal Error during: Memory, It appears that the target is being held in reset. If this is a multi-core system, the master CPU may not be releasing the DSP from reset. Please check your configura... ...全文
-
youhui (北京) 工作日记1
发表于 2009-07-05
Muliti_core system 与仿真器的连接问题 1：见图片连接C:\CCStudio_v3.1\docs\pdf\spru131g.pdf 这个文档里有具体介绍。 2：ccssetup里配置目标板 这一步骤虽然没什么学问，但很关键。网上讲这方面的也非常少。我当时咨询了wintech的负责人，它本身也是一团雾水 ，当然源于他没用过tms320vc5510,所以... ...全文
标签: 日记
-
jiankewuying (河南) 刚写好的4*4键盘扫描程序VHDL
发表于 2009-07-05
---------------------------------------------------------------------------------------------------------------------------------------- 科学家发现已有的世界,工程师创造未知的世界 --- --- 为天地立心,为生民立命,为往... ...全文
-
windzjy (上海) Synopsys的物理综合工具Physical Compiler()
发表于 2009-07-02
摘要： Physical Compiler是Synopsys的物理综合解决方案的基石，并且是Synopsys的Galaxy设计平台的一个关键组成部分，有助于RTL的设计人员在最短时间内完成具有最高性能的电路设计。 Physical Complier通过将综合和布局相结合，即使在最为复杂的设计中，也能保证设计人员实现从RTL至已布局的门... ...全文
-
windzjy (上海) 抽空记录以下modelsim的一个文件
发表于 2009-07-02 评论: 2
.wlf文件是waveform. log file的简称，用来记录波形文件的，如果你使用界面交互的方式来仿真的话，你看了波形以后退出的时候，modelsim会自动保存为一个叫vsim.wlf的文件。 如果使用命令方式的话，你需要在.do文件中加入要观察的波形，然后在vsim -wlf xxx.wlf命名要保存的文件名就可以了 打开的时可以用界面的方... ...全文
-
remnant (上海) 同步、异步复位信号
发表于 2009-07-01
同步Reset , 异步 Reset 一、同步rst 1.一个建议：每个FF－>异步rst。 2.两种rst电路实现形式 3.同步rst优点 1)更小，但外由于大多数库里的dff都只有异步复位端口，若采用同步复位综合器讲在寄存器的数据输入端插入组合逻辑。 2)... ...全文
-
imap (北京) Ncverilog + Hsim 做 Cosim
发表于 2009-07-01
最近有个project要做 Cosim,以前我们做Cosim是写一个model把Analog 与Digital模块之间的接口信号用一个高频时钟采下来，生成一个txt文档。类似于上机台作vector一样。Hsim以Analog 模块作为顶层，然后直接吃这个txt文档作为激励，可以直接比较仿真结果。这方法对于Analog模块处于一个被动工作状态下很好用，如SRAM之类，... ...全文
-
forrest1 (上海) LED的温度特性
发表于 2009-06-27
和所有半导体一样，LED有最高容许结点温度，如果超过这个温度，会导致过早老化或完全失效。当外界温度升高时，为了保证LED本身温度不过高，应降低通过LED的最高电流会减少以降低LED自己产生的热量。 另外节点温度上升，发射光电强度会减少。 ...全文
-
mfkitxihc (浙江) 常用整流二极管参数
发表于 2009-06-26
常用整流二极管参数 型号最高反向峰值电压(v)平均整流电流(a)最大峰值浪涌电流(a最大反向漏电流(Ua) 正向压降(V) 外型IN4001 &n... ...全文
-
mfkitxihc (浙江) 稳压二极管
发表于 2009-06-26
稳压二极管；齐纳管 有时候也称为雪崩二极管(avalanche diode)或齐纳管(Zener)。一种半导体二极管（通常为硅管），为了利用其雪崩击穿效应而制造。这种器件有多种外形和额定值，在低压电源中常常用作电压调节器。 稳压二极管是应用在反向击穿区的特殊的面接触型硅晶体二极管。稳压... ...全文
-
forrest1 (上海) VGA接口
发表于 2009-06-25
VGA接口有RGB模拟信号，有Vsync, Hsync信号，但没有clk时钟信号，所以显示的分辨率都由Vsync, Hsync所定义。所以Vsync，Hsync的脉宽也同样包含信息，这些都在VESA里有明确的定义。 VESA对Graphic类的标准林林总总非常多。但如果是只要VGA的脉宽信息，可以用powerstrip软件，软件里有详细的设置信息。可供参考。 ...全文
-
liuxie1230 (浙江) Quartus 2 仿真
发表于 2009-06-24
-
wuxiaoxiao (广东) Verilog资源
发表于 2009-06-24
Verilog相关信息 www.verilog.com www.cadence.com www.eetimes.com www.synopsys.com www.dvcon.org www.janick.bergeron.com/guild/defauilt.htm www.deepchip.com 结构建模工具system C www.systemc.org 高级验证语言 www.verisity.com www.open-vera.com www.synopsys.com www.accellera.org 仿真工具... ...全文
-
41402169 (北京) 对inout端口的理解
发表于 2009-06-23
对于含有inout端口的模块内部而言， inout端口可以理解成从“映像寄存器” 接收连续赋值的线。在定义一个inout端口时，同时也要定义一个寄存器作为inout端口的“ 映像寄存器”，并将inout端口和这个“ 映像寄存器” 用一个三态门连接起来。当inout端口用作输出端口时，将inout端口的“ 映像寄存器” 设置成... ...全文
-
tarzandavid (海外) Microblaze: 使用EMC来控制Asynchronous FIFO
发表于 2009-06-23
(转)Microblaze: 使用EMC来控制Asynchronous FIFO2006.5.29 23:42 作者：coosign | 评论：7 | 阅读：974 FIFO是指Xilinx公司的IP Core : Asynchronous FIFO 6.1。在项目中我使用的是GPIO来控制FIFO的，无论是读写时钟还是读写使能。这样做很方... ...全文
-
linda_0823 (上海) Frame Rate Control
发表于 2009-06-23
FRC，因该就是Frame. Rate Conversion.也看到有地方写是Frame. Rate Control，不知道哪个理解是正宗的。不过表达的意思还是一样的。 FRC技术的使用，主要是为了产生“虚假”的真彩色。下面摘抄一些网络上的解释。 1、6bit驱动电路和8bit驱动电路 简... ...全文
